逻辑设计工程师（ASIC, FPGA）
北京
职位描述
1.参与系统架构设计
2.分析一个全新的设计任务, 并制定出最优的实现方案
3.协调其他同事完成设计规范的制定, 包括子模块接口, 性能需求等。
4.负责一个或多个子模块的Verilog实现, 验证和FPGA验证
招聘要求
1.本科及以上学历, 1年以上ASIC/FPGA 相关工作经验。
2.精通 verilog
3.有ASIC/FPGA EDA （综合, 仿真, 验证）工具流程的工作的经验；了解AXI总线架构; 有硬件调试和故障排除经验
4.有TCP/IP、PCIe、DMA、SoC相关经验者优先
5.有ASIC/FPGA算法实现（算法->Logic）经验者优先
6.良好的英语读写能力和沟通能力
7.工作积极主动, 擅于思考和规划, 敢于进取, 敢于承担
|
工作地点：北京
